![]() |
Home > 고객지원 > 기술지원 > Q&A |
| 전체 | IT convergence | Green IT |
| Intelligent Robot System | LabVIEW Embedded | RFID |
| Ubiquitous Sensor Network | Embedded System | Micro Processor |
| DSP | FPGA/SoC | Commuication System |
| Sensor | 기초전기전자 | LED |
| IF 문 질문요..!! | |||
|---|---|---|---|
| 카테고리 | Ubiquitous Sensor Network | ||
| 작성자 | 임병남 | 아이피 | |
| 작성일 | 03-07-17 20:08 | 조회수 | 8949 |
| 파일 |
|
||
| (VHDL) 1. if(reset =1) then A <= (OTHERS => ); B <= (OTHERS => 1); 에서 A <= (OTHERS => )의 의미를 알 수 없 습니다.. 2. PROCESS문을 다룰때 IF(CLKEVENT AND CLK=1)에서 합성기는 래치를 내포하고 출력값은 1클록 뒤지는걸 볼 수 있구요...IF문을 해석할 때 약간 모호한 부분이 많은 데요..정확한 출력 타이밍 계산을 하는 방법이 있나요..?? IF문 내에 존재하는 신호 대입문 타이밍을 해석하기가 어렵습니다....시뮬레이터가 없는 상태에서요.. | |||
다음글 ![]() | [RE]로직 뷰 Win 2000용 인가요? |
|---|---|
이전글 ![]() | [RE] IF 문 질문요..!! |
댓글 등록은 로그인 하신후 이용하실 수 있습니다.

















